Chú thích RISC-V

  1. ↑ “Changes to unprivileged spec for bi[g]-endian support”. 
  2. 1 2 “Contributors”. riscv.org. Regents of the University of California. Truy cập ngày 25 tháng 8 năm 2014. 
  3. 1 2 3 4 5 6 7 8 9 10 11 12 13 Waterman, Andrew; Asanović, Krste. “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. EECS-2016-118. Truy cập ngày 25 tháng 5 năm 2017. 
  4. ↑ Demerjian, Chuck (ngày 7 tháng 8 năm 2013). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 
  5. ↑ Demerjian, Chuck (ngày 8 tháng 8 năm 2013). “How ARM licenses its IP for production: Part 2”. SemiAccurate. 
  6. 1 2 3 4 5 6 Asanović, Krste. “Instruction Sets Should be Free” (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. Truy cập ngày 15 tháng 11 năm 2016. 
  7. ↑ “Rocket Core Generator”. RISC-V. Regents of the University of California. Truy cập ngày 1 tháng 10 năm 2014. 
  8. ↑ Celio, Christopher; Love, Eric. “ucb-bar/riscv-sodor”. GitHub Inc. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015. 
  9. 1 2 “SHAKTI Processor Project”. Indian Institute of Technology Madras. Truy cập ngày 15 tháng 9 năm 2014. 
  10. ↑ Celio, Christopher. “CS 152 Laboratory Exercise 3” (PDF). UC Berkeley. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015. 
  11. 1 2 Patterson, David A.; Ditzel, David R. (tháng 10 năm 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News 8 (6): 25. doi:10.1145/641914.641917. 
  12. ↑ “Amber ARM-compatible core”. OpenCores. Truy cập ngày 26 tháng 8 năm 2014. 
  13. ↑ “ARM4U”. OpenCores. OpenCores. Truy cập ngày 26 tháng 8 năm 2014. 
  14. 1 2 “RISC-V Foundation”. RISC-V Foundation. Truy cập ngày 15 tháng 3 năm 2019. 
  15. ↑ “The Linley Group Announces Winners of Annual Analysts' Choice Awards” (Thông cáo báo chí). The Linley Group. Ngày 12 tháng 1 năm 2017. Truy cập ngày 21 tháng 1 năm 2018. 
  16. ↑ Wolf, Clifford. “Alternative proposal for instruction length encoding”. Cliffords Subversion Servier. Clifford Wolf. Truy cập ngày 24 tháng 4 năm 2019. 
  17. 1 2 Waterman, Andrew; Lee, Yunsup; Avizienas, Rimas; Patterson, David; Asanović, Krste. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. Truy cập ngày 30 tháng 8 năm 2016. 
  18. ↑ “RISC-V The Free and Open Instruction Set”. RISC-V Foundation. Truy cập ngày 11 tháng 11 năm 2016. 
  19. ↑ Celio, Christopher. “riscv-boom”. GitHub. Regents of the University of California. Truy cập ngày 11 tháng 11 năm 2016. 
  20. ↑ Asanović, Krste và đồng nghiệp. “rocket-chip”. GitHub. The RISC-V Foundation. Truy cập ngày 11 tháng 11 năm 2016. 
  21. ↑ Celio, Christopher. “riscv-sodor”. GitHub. Regents of the University of California. Truy cập ngày 11 tháng 11 năm 2016. 
  22. ↑ Traber, Andreas và đồng nghiệp. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. Truy cập ngày 5 tháng 8 năm 2016. 
  23. ↑ “Chisel: Constructing Hardware in a Scala Embedded Language”. UC Berkeley. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015. 
  24. ↑ “FreeBSD Wiki: RISC-V”. 
  25. 1 2 “FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed”. 
  26. ↑ Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Truy cập ngày 19 tháng 7 năm 2018. 
  27. ↑ “Architectures/RISC-V”. Fedora Wiki. Red Hat. Truy cập ngày 26 tháng 9 năm 2016. 
  28. ↑ Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. Truy cập ngày 15 tháng 2 năm 2017. 
  29. ↑ RiscVEdk2 trên GitHub
  30. ↑ Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). Truy cập ngày 13 tháng 7 năm 2018. 
  31. ↑ Almatary, Hesham. “heshamelmatary”. GitHub. Truy cập ngày 13 tháng 7 năm 2018. 
  32. ↑ “ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.”. RISCV.org. 
  33. ↑ “MultiZone Secure IoT Stack, the First Secure IoT Stack for RISC-V”. Hex Five Security. Hex Five Security, Inc. Truy cập ngày 3 tháng 3 năm 2019. 
  34. ↑ “HiFive1”. SiFive. Truy cập ngày 10 tháng 7 năm 2018. 
  35. ↑ SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. Truy cập ngày 2 tháng 12 năm 2016. 
  36. ↑ “FU540 SoC CPU”. SiFive. Truy cập ngày 24 tháng 10 năm 2018. 
  37. ↑ “Syntacore”. Truy cập ngày 11 tháng 12 năm 2018. 
  38. ↑ “SCR1, open-source RISC-V core”. Truy cập ngày 11 tháng 12 năm 2018. 
  39. ↑ “RISC-V workshop proceedings”. Truy cập ngày 11 tháng 12 năm 2018. 
  40. ↑ “Andes Technology”. RISC-V Foundation. Truy cập ngày 10 tháng 7 năm 2018. 
  41. ↑ Manners, David. “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd. Truy cập ngày 23 tháng 11 năm 2016. 
  42. ↑ “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News. Truy cập ngày 4 tháng 3 năm 2018. 
  43. ↑ Yoshida, Junko (ngày 26 tháng 2 năm 2018). “AI Comes to Sensing Devices”. EE Times. Truy cập ngày 10 tháng 7 năm 2018. 
  44. ↑ “GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board” (Thông cáo báo chí). Ngày 22 tháng 5 năm 2018. 
  45. ↑ “Hex Five Security Adds MultiZone Trusted Execution Environment to the SiFive Software Ecosystem”. Hex Five Security. Truy cập ngày 13 tháng 9 năm 2018. 
  46. ↑ “CloudBEAR”. Truy cập ngày 16 tháng 10 năm 2018. 
  47. ↑ Shilov, Anton. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. Truy cập ngày 23 tháng 5 năm 2019. 
  48. ↑ “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. Truy cập ngày 30 tháng 7 năm 2019. 
  49. ↑ “C-DAC announces Tech Conclave 2019 - Times of India”. The Times of India. Truy cập ngày 12 tháng 4 năm 2019. 
  50. ↑ “IIT Madras Open Source Processor Project”. Rapid IO. IIT Madras. Truy cập ngày 13 tháng 9 năm 2014. 
  51. ↑ Xie, Joe (tháng 7 năm 2016). NVIDIA RISC V Evaluation Story. Youtube. 
  52. ↑ “Re: [isa-dev] RISC V ISA for embedded systems”. Danh sách thư. 
  53. ↑ “lowRISC website”. Truy cập ngày 10 tháng 5 năm 2015. 
  54. ↑ “PULPino GitHub project”. GitHub. Truy cập ngày 2 tháng 2 năm 2018. 
  55. ↑ “PULP Platform”. PULP Platform. Truy cập ngày 2 tháng 2 năm 2018. 
  56. ↑ “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (bằng tiếng en-US). Truy cập ngày 2 tháng 1 năm 2018.  Bảo trì CS1: Ngôn ngữ không rõ (link)
  57. ↑ Lee, Ruby; Huck, Jerry (ngày 25 tháng 2 năm 1996). “64-bit and Multimedia Extensions in the PA-RISC 2.0 Architecture”. Proceedings of Compcon 96: 152–160. Truy cập ngày 21 tháng 9 năm 2014. 
  58. ↑ Lee, Ruby B. (tháng 4 năm 1995). “Accelerating Multimedia with Enhanced Microprocessors” (PDF). IEEE Micro 15 (2): 22–32. doi:10.1109/40.372347. Truy cập ngày 21 tháng 9 năm 2014.  Đã bỏ qua tham số không rõ |citeseerx= (trợ giúp)
  59. 1 2 3 4 5 6 7 8 Schmidt, Colin; Ou, Albert; Lee, Yunsup; Asanović, Krste. “RISC-V Vector Extension Proposal” (PDF). RISC-V. Regents of the University of California. Truy cập ngày 14 tháng 3 năm 2016. 
  60. ↑ Ou, Albert; Nguyen, Quan; Lee, Yunsup; Asanović, Krste. “A Case for MVPs: Mixed-Precision Vector Processors” (PDF). UC Berkeley EECS. Regents of the University of California. Truy cập ngày 14 tháng 3 năm 2016. 
  61. ↑ Lee, Yunsup; Grover, Vinod; Krashinsky, Ronny; Stephenson, Mark; Keckler, Stephen W.; Asanović, Krste. “Exploring the Design Space of SPMD Divergence Management on Data-Parallel Architectures” (PDF). Berkeley's EECS Site. Regents of the University of California. Truy cập ngày 14 tháng 3 năm 2016. 
  62. 1 2 3 4 5 Bradbury, Alex; Wallentowitz, Stefan. “RISC-V Run Control Debug”. Google Docs. RISC-V Foundation. Truy cập ngày 20 tháng 1 năm 2017. 
  63. ↑ Newsome, Tim. “RISC-V Debug Group > poll results”. Google Groups, RISC-V Debug Group. RISC-V Foundation. Truy cập ngày 20 tháng 1 năm 2017. 
  64. Waterman, Andrew và đồng nghiệp. “The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)” (PDF). RISC-V. Truy cập ngày 18 tháng 7 năm 2016. 
  65. Waterman, Andrew (ngày 13 tháng 5 năm 2011). Improving Energy Efficiency and Reducing Code Size with RISC-V Compressed. U.C. Berkeley: Regents of the University of California. tr. 32. Truy cập ngày 25 tháng 8 năm 2014. 

Tài liệu tham khảo

WikiPedia: RISC-V http://svn.clifford.at/handicraft/2019/rvlonginsn/... http://www.adapteva.com/andreas-blog/analyzing-the... http://www.electronicsweekly.com/news/business/cod... http://www.fpga-cores.com/ http://www.fpga-cores.com/instant-soc/ http://www.fpga-cores.com/instant-soc/risc-v/ http://linleygroup.com/press_detail.php?The-Linley... http://www-inst.eecs.berkeley.edu/~cs152/sp14/hand... http://www.eecs.berkeley.edu/~yunsup/papers/hwacha... http://www.eecs.berkeley.edu/~yunsup/papers/predic...